IBIS与SPICE模型对比

什么是IBIS模型

IBIS(Input/Output Buffer Information Specification)模型是一种基于V/I曲线的对I/O BUFFER快速准确建模的方法，是反映芯片驱动和接收电气特性的一种国际标准，它提供一种标准的文件格式来记录如驱动源输出阻抗、上升/下降时间及输入负载等参数，非常适合做振荡和串扰等高频效应的计算与仿真。

IBIS规范最初由一个被称为IBIS开放论坛的工业组织编写，这个组织是由一些EDA厂商、计算机制造商、半导体厂商和大学组成的。IBIS的版本发布情况为：1993年4月第一次推出Version1.0版，同年6月经修改后发布了Version1.1版，1994年6月在San Diego 通过了Version2.0 版，同年12 月升级为Version2.1 版，1995 年12 月其Version2.1 版成为ANSI/EIA-656 标准，1997年6月发布了Version3.0 版，同年9月被接纳为IEC 62012-1标准，1998 年升级为Version3.1版，1999年1月推出了当前最新的版本Version3.2版。

IBIS本身只是一种文件格式，它说明在一标准的IBIS文件中如何记录一个芯片的驱动器和接收器的不同参数，但并不说明这些被记录的参数如何使用，这些参数需要由使用IBIS模型的仿真工具来读取。欲使用IBIS进行实际的仿真，需要先完成以下四件工作：

(1)获取有关芯片驱动器和接收器的原始信息源；
(2)获取一种将原始数据转换为IBIS格式的方法；
(3)提供用于仿真的可被计算机识别的布局布线信息；
(4)提供一种能够读取IBIS和布局布线格式并能够进行分析计算的软件工具。

IBIS是一种简单直观的文件格式，很适合用于类似于Spice(但不是Spice，因为IBIS文件格式不能直接被Spice工具读取)的电路仿真工具。它提供驱动器和接收器的行为描述，但不泄漏电路内部构造的知识产权细节。换句话说，销售商可以用IBIS模型来说明它们最新的门级设计工作，而不会给其竞争对手透露过多的产品信息。并且，因为IBIS是一个简单的模型，当做简单的带负载仿真时，比相应的全Spice三极管级模型仿真要节省10～15倍的计算量。

IBIS提供两条完整的V－I曲线分别代表驱动器为高电平和低电平状态，以及在确定的转换速度下状态转换的曲线。V－I曲线的作用在于为IBIS提供保护二极管、TTL图腾柱驱动源和射极跟随输出等非线性效应的建模能力。

IBIS模型的优点

由上可知，IBIS模型的优点可以概括为：

1、在I/O非线性方面能够提供准确的模型，同时考虑了封装的寄生参数与ESD结构；

2、提供比结构化的方法更快的仿真速度；

3、可用于系统板级或多板信号完整性分析仿真。可用IBIS模型分析的信号完整性问题包括：串扰、反射、振荡、上冲、下冲、不匹配阻抗、传输线分析、拓扑结构分析。IBIS尤其能够对高速振荡和串扰进行准确精细的仿真，它可用于检测最坏情况的上升时间条件下的信号行为及一些用物理测试无法解决的情况；

4、模型可以免费从半导体厂商处获取，用户无需对模型付额外开销；

5、兼容工业界广泛的仿真平台。

SPICE仿真的备选方法是I/O缓冲器信息指标(IBIS)。 起初，Intel开发IBIS是用来让用户访问精确的IO缓冲器模型，而无需冒泄露知识产权的危险。IBIS指标现在由EIA/IBIS开放论坛维护，拥有很多来自于IC和EDA供应商的会员。

IBIS模型的核由一个包含电流、电压和时序方面信息的列表组成。 这对于IC供应商而言，极具吸引力，因为IO内部电路被视为黑盒。 未推出电路和工艺方面的晶体管级信息。

IBIS模型的仿真速度比SPICE的快很多，而精度只是稍有下降。 非会聚是SPICE模型和仿真器的一个问题，而在IBIS仿真中消除了这个问题。 实际上，所有的EDA供应商现在都支持IBIS模型，并且它们都很简便易用。 大多数器件的IBIS模型均可从互联网上免费获得。 可以在同一个板上仿真几个不同厂商推出的器件。

IBIS模型的缺点

当然，IBIS不是完美的，它也存在以下缺点：

1、多芯片厂商缺乏对IBIS模型的支持。而缺乏IBIS模型，IBIS工具就无法工作。虽然IBIS文件可以手工创建或通过Spice模型自动转换，但是如果无法从厂家得到最小上升时间参数，任何转换工具都无能为力；

2、IBIS不能理想地处理上升时间受控的驱动器类型的电路，特别是那些包含复杂反馈的电路；

3、IBIS缺乏对地弹噪声的建模能力。IBIS模型2.1版包含了描述不同管脚组合的互感，从这里可以提取一些非常有用的地弹信息。它不工作的原因在于建模方式，当输出由高电平向低电平跳变时，大的地弹电压可以改变输出驱动器的行为。

什么是SPICE模型

SPICE(Simulation Program with Integrated Circuit Emphasis)。随着I/O开关频率的增加和电压电平的降低，I/O的准确模拟仿真成了现代高速数字系统设计中一个很重要的部分。通过精确仿真I/O缓冲器、终端和电路板迹线，您可以极大地缩短新设计的面市时间。通过在设计之初识别与问题相关的信号完整性，可以减少板固定点的数量。 

传统意义上，SPICE分析用在需要高准确度的IC设计之类的领域中。然而，在PCB和系统范围内，对于用户和器件供应商而言，SPICE方法有几个缺点。

由于SPICE仿真在晶体管水平上模拟电路，所以它们包含电路和工艺参数方面的详细信息。大多数IC供应商认为这类信息是专有的，而拒绝将他们的模型公诸于众。

虽然SPICE仿真很精确，但是仿真速度对于瞬态仿真分析(常用在评估信号完整性性能时)而言特别慢。 并且，不是所有的SPICE仿真器都是完全兼容的。 默认的仿真器选项可能随SPICE仿真器的不同而不同。 因为某些功能很强大的选项可以控制精度、会聚和算法类型，所以任何不一致的选项都可能导致不同仿真器的仿真结果的相关性很差。 最后，因为SPICE存在变体，所以通常仿真器之间的模型并不总是兼容的；它们必须为特定的仿真器进行筛选。